Linux以太网卡架构解析

引子

最近，在调试基于Freescale IMX6UL板子的以太网口时，遇到了一个奇怪的问题：网口插拔时，系统检测不到Link Down、Link UP事件。并且，在使用ifconfig eth0 up，然后再ifconfig eth0 down时，会提示：

$ sudo ifconfig eth0 up$ sudo ifconfig eth0 downifconfig: SIOCSIFFLAGS: No such device

首先，可以确定的是，以太网PHY芯片驱动可以正确加载，这说明芯片的DTS配置应该没有问题。之后，又尝试其他的检测网口插拔事件的实现方式，比如通过socket的SIOCGIFFLAGS获取网口的状态，以及通过/sys/class/net/eth0/iplink查看网口的状态等等，事实证明，这些方法都不能正确获取到网口的状态变化。

最后，通过下载IMX6UL的最新固件，发现可以正确的监测到网线的插拔状态，那问题应该内核配置或者PHY芯片的DTS配置有有问题。通过对比PHY芯片相关的内核配置以及DTS配置，最后确定是DTS的ethernet的PHY_ID配置错了。这个PHY_ID为PHY芯片进行MDIO通信时的设备地址，这里所说的MDIO为MAC控制器控制PHY芯片时所采用的的通信方式，其原理与I2C通信类似，PHY_ID类似于I2C中的设备地址。到这里，一切都真相大白了，难怪无法检测到网线的插拔插拔状态，因为CPU的MAC控制器根本没有办法和PHY芯片进行通信，也就没有办法获取到PHY芯片的状态了。之后，也知道了其实ifconfig最终也是通过MDIO与PHY通信来实现的，所以，才会有上面的错误提示。

说了这么多，其实，里面涉及到的知识量很大，比如，一个网卡硬件的组成部分包括哪些？PHY芯片和MAC控制器担当的是什么？它们之间是如何连接、通信的？ifconfig、ip、ethtool这些应用程序工具是如何控制真实的硬件的？下面分小节一一简单说明一下，算是对以上知识的一个科普。

测试环境 CPU：Freescale i.MX6UltraLite 开发板：飞凌OKMX6UL-C2开发板内核：3.6.18以太网PHY：KSZ8081RNB 以太网控制器

网卡工作在 OSI 网络体系的最后两层，物理层和数据链路层，物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层设备提供标准接口。物理层的芯片称之为 PHY。数据链路层则提供寻址机构、数据帧的构建、数据差错检查、传送控制、向网络层提供标准的数据接口等功能。以太网卡中数据链路层的芯片称之为 MAC 控制器。很多网卡的这两个部分是做到一起的。他们之间的关系是 PCI 总线接 MAC 总线，MAC 接 PHY，PHY 接网线（当然也不是直接接上的，还有一个变压装置）。 图 1. 一个典型的符合 IEEE802.3 标准的的以太网控制器结构图 这里简单解析一下：

MAC:Media Access Control，即媒体访问控制子层协议。该协议位于 OSI 七层协议中数据链路层的下半部分，主要负责控制与连接物理层的物理介质。在发送数据的时候，MAC 协议可以事先判断是否可以发送数据，如果可以发送将给数据加上一些控制信息，最终将数据以及控制信息以规定的格式发送到物理层；在接收数据的时候，MAC 协议首先判断输入的信息并是否发生传输错误，如果没有错误，则去掉控制信息发送至 LLC 层。以太网 MAC 由 IEEE-802.3 以太网标准定义。

PHY：工作在OSI七层协议中的物理层， 嵌入式系统中“网卡”芯片一般都是PHY。它实现物理层。包括 MII/GMII（介质独立接口）子层、PCS（物理编码子层）、PMA（物理介质附加）子层、 PMD（物理介质相关）子层、MDI 子层。

MDC/MDIO为MII的管理通信接口，工作方式为两线，双工，MDC为时钟，MDIO为双向数据通信，原理上很类似于I2C总线，上图也可以看出MAC可以通过MDC/MDIO挂接多个PHY。

RMII、MII MII

MII Media Independant Interface，即媒体独立接口 ，其对MAC和PHY之间的通信方式进行了抽象，MAC和PHY各自实现MII接口，就可以相关通信。包括分别用于发送器和接收器的两条独立信道。每条信道都有自己的数据、时钟和控制信号。MII 数据接口总共需要 16 个信号，包括 TX_ER，TXD，TX_EN，TX_CLK，COL，RXD，RX_EX，RX_CLK，CRS，RX_DV 等。MII的时钟为25MHz，传输速率为10/100Mbps。

MAC与PHY通过MII连接的示意图如下：

MII_TX_CLK：发送数据使用的时钟信号，对于10M位/s的数据传输，此时钟为2.5MHz，对于100M位/s的数据传输，此时钟为25MHz。MII_RX_CLK：接收数据使用的时钟信号，对于10M位/s的数据传输，此时钟为2.5MHz，对于100M位/s的数据传输，此时钟为25MHz。MII_TX_EN：传输使能信号，此信号必需与数据前导符的起始位同步出现，并在传输完毕前一直保持。MII_TXD[3:0]：发送数据线，每次传输4位数据，数据在MII_TX_EN信号有效时有效。MII_TXD[0]是数据的最低位，MII_TXD[3]是最高位。当MII_TX_EN信号无效时，PHY忽略传输的数据。MII_CRS：载波侦听信号，仅工作在半双工模式下，由PHY控制，当发送或接收的介质非空闲时，使能此信号。 PHY必需保证MII_CRS信号在发生冲突的整个时间段内都保持有效，不需要此信号与发送/接收的时钟同步。MII_COL：冲突检测信号，仅工作在半双工模式下，由PHY控制，当检测到介质发生冲突时，使能此信号，并且在整个冲突的持续时间内，保持此信号有效。此信号不需要和发送/接收的时钟同步。MII_RXD[3:0]：接收数据线，每次接收4位数据，数据在MII_RX_DV信号有效时有效。MII_RXD[0]是数据的最低位，MII_RXD[3]是最高位。当MII_RX_EN无效，而MII_RX_ER有效时，MII_RXD[3:0]数据值代表特定的信息(请参考表194)。MII_RX_DV：接收数据使能信号，由PHY控制，当PHY准备好数据供MAC接收时，使能该信号。此信号必需和帧数据的首位同步出现，并保持有效直到数据传输完成。在传送最后4位数据后的第一个时钟之前，此信号必需变为无效状态。为了正确的接收一个帧，有效电平不能滞后于数据线上的SFD位出现。MII_RX_ER：接收出错信号，保持一个或多个时钟周期(MII_RX_CLK)的有效状态，表明MAC在接收过程中检测到错误。具体错误原因需配合MII_RX_DV的状态及MII_RXD[3:0]的数据值。 RMMI

RMII (Reduced Media Independant Interface ) 是简化的 MII 接口，在数据的收发上它比 MII 接口少了一倍的信号线，所以它一般要求是 50 M的总线时钟，MII的时钟总线为25M。RMII 一般用在多端口的交换机，它不是每个端口安排收、发两个时钟，而是所有的数据端口公用一个时钟用于所有端口的收发 ，这里就节省了不少的端口数目。RMII 的一个端口要求 7 个数据线 ，比 MII 少了一倍，所以交换机能够接入多一倍数据的端口。和 MII 一样，RMII 支持 10 兆和 100 兆的总线接口速度 。RMII的时钟为50MHz，传输速率为10/100Mbps。 MAC与PHY通过RMII连接的示意图如下：

GMII

GMII(Gigabit MII) 是千兆网的 MII 接口，这个也有相应的 RGMII 接口，表示简化了的 GMII 接口。GMII 采用 8 位接口数据，工作时钟 125MHz，因此传输速率可达 1000Mbps 。同时兼容 MII 所规定的 10/100 Mbps 工作方式。GMII的时钟频率为：2.5/25/125MHz)，传输速率为：10/100/1000Mbps。

下面MII、RMII、GMII三种接口的对比：

接口类型信号数量时钟速率时钟源传输速率MII1625MHz外部晶振或者MAC提供，不需要与MAC时钟同步10/100MbpsRMII850MHz一般是MAC提供，需要与MAC时钟同步0/1000MbpsGRMII8125MHz一般是MAC提供，需要与MAC时钟同步10/100/1000Mbps MDC/MDIO 基本原理

MDC/MDIO为MII的管理通信接口，工作方式为两线，双工，MDC为时钟，MDIO为双向数据通信，原理上很类似于I2C总线，上图也可以看出MAC可以通过MDC/MDIO挂接多个PHY。该总线由 IEEE 通过以太网标准 IEEE 802.3 的若干条款加以定义。MDIO 是一种简单的双线串行接口，将管理器件 ( 如 MAC 控制器、微处理器 ) 与具备管理功能的收发器 ( 如多端口吉比特以太网收发器或 10GbE XAUI 收发器 ) 相连接，从而控制收发器并从收发器收集状态信息。可收集的信息包括